⑩日本国特许厅(JP)

②特許出限公開

@公開特許公報(A)

昭64-43894

mint Cl.4

性別記号

庁内整理番号

❷公開 昭和64年(1989)2月16日

G 11 C 11/34

362

z-8522-5B

審査請求 未請求 発明の数 1 (全6頁)

半連体メモリ ❷発明の名称

四62-200200 20特

頭 昭62(1987)8月10日 会田

大 野 ⊕発 明 考

樹 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

伊発 明 日本電気株式会社 の出 🍱 弁理士 内 原

1. 强明の名称 単導体メモリ

2. 特許技术の質量

アドレステコーダ、アドレスドライバ、スタテ ィックメモリセルアレイ、センスアンプ、智品/ 裏出調製国籍を押つ半端杯メモリビかいて、食配 アドレスデコーダの人力数から前記センスアンプ の出力数に至る時に一致以上のペイプラインラ・ ナを依える事により同時に複数数のメモリアタセ ス長末を処理するととが可能なパイプラインメモ りと、複数器のポートに対応して外籍から印加さ れるタロックはラセ人力し、そのタロックの2倍 の陶波数の物記パイプラインメモリ級動用の内部 ナー・チを発生するチャック発生自体と、 前記数 数盤のホートに対応するアドレス焼子に印加され たアドレスを告々格納する攻敗他のアドレスラッ テと、前紀複数銀のポートに対応する書込データ

第子式印加された事品データを各点格納する複数 例の参込データラッナと、前記数数個のボートに 対応するメモリアチセス要求第子に口加されたメ モリアクセス要求を参り格納する複数値の制制信 ラフェナと、肩記視数像のポートに対応する戦犯 アドレスクッケ、古心ゲーメクッケ。劉明信号? ⇒ テの出力を兼紀内間タロッタ個に、解次切換え て出力する切み臨路と、救記複数側のボートに対 応するグロック信号により各々感動される 複数信 の数出ナーメラッナとも例え、パイプラインメモ りの内部クロックアイクルを単次各ポートに割当 てることにより、救犯複数のポートからランダム な アドレスに対してアクセスが可能な マルテ ポー ト機能を有するととも特徴とする単純体メペリ。

3. 海明巴舒维立取明

[景英上の岩州分野]

本発明は単導体メモリに関し、単にメモリ内に 多数のレジスタ、もしくは、ファナモ駆けたパイ プラインメモリを用いたマルテ丁タセス保健を有 ナる単導体メモリに関する。

(夜茶の衣帽)

メモリテ・ブにパイプラインレジスタ(もしく
は、ラ・テ)を設け、テ・プ内にかいて必要中の
リタエストとは別に相前後して発せられたリタエ
ストのアドレス/智込データ/提出データ等を保
押する単端体メモリが開発され、レジスタ付メモ
リ 双はパイプラインメモリと呼ばれている。 これ
により、メモリへの外部からのは出データのナッ
ア外への供給を、メモリ書件のでお公/提出油作と
連立いのティタルタイムを独う、システムとしても
メモリンステムのスループ・トを向上させること
が出来る。

更に、アドレスデコーダの人力及からセンスア ンプの出力数に至る間にもパイプラインラッチを 致け、メモリ目体の考込/観出動作をいくつかの ステージに分割することにより、サイタルタイム 自体を選くするとともに、分割された告ステージ

【助風点を解決するための手数】

本発明化よる半導体メモリは、プドレスデュー グ . ブドレスドライバ . スタティックメモリセル アレイ 。センスアンプ . 参込/取出解側回答を持 つ単導体メモリドシいて、前紀アドレスデコーダ の人力収から常記センスアンプの出力収に置る間 **ド一敦以上のパイプラインラッチを信える事によ** り、同時に弦数偶のメモリアメセス要求を処理す ることが可能なパイプラインメモリと、複数集の ポートに対応して外幕から印加されるクロックは 今を人力し、そのグロックの2倍の制度数の病化 パイプラインスモリ重数用の内部メニッタを発生 ナるチャック発生国路と、前記複数値のポート化 対応するプドレス第子に印加されたプドレスを告 々権的する複数値のアドレスタッテと、前記複数 他のボートに対応する参及データ第子に印加せれ 元等込ゲーチを告々等的する双数価の等込ゲーチ フッテと、自己在数値のボートに対応するメモリ アクセス要求路子に印加されたメモリアクセス要 水を各々権的する複数値の制命信号ファナと、例

ドかいては独立したリタエストド対する必然を行っ う事ができるので、メモリのスループットを同上 させることが出来る。

また、観光マルナポートメモリと呼ばれるメモリが陥穽化されている。とれば、外部から与えられるアドレスに対して普込み及び試出しを行う試一及び貫二のボートを押つメモリで、開時にとれらの二つのボートからメモリをアクセスすることが出来る。

(発明が解決しよりとする問題点)

上述した従来のマルナアクセスメモリは、同時に2個のボートから独立にアクセス可能なデュアルボートメモリにより育成しているために、アドレスデコーダ、センスアンプ間等等が2セット必要に立う。かつ、メモリセル自体も復復に立るため、テップアイズが大きくなり、無格が過度のメモリに比べて大幅に高くなるという久点があった。
 本発明の目的は、パイプラインメモリを用いるとにより、比較的低価格をマルナアタセス接続
を持つ中域体メモリを提供することにある。

記様数像のボートに対応する病記アドレスティナ・
等込 データラッナ。別様似ララッチの出力を病記
内部タロッタ領に、以次切換えて出力する切物図 新と、病配改数像のボートに対応するタェッタ係 号により合々監論されるな故郷の数出データラッ ナとを備え、パイアラインメモリの内部タロッタ アイタルを除入をボートに割着てるととにより、 用記収数のボートからランダムなアドレスに対し てアタセスが可能なマルテボート後絶と有すると と特徴とする。

(共為何)

以下、財団を参照して本発明の実施例だついて 放明する。

本実施内にかいては、ポートとしては低一及び 第二の二体のポートがあるものとする。

扱一型化本発明の一項指例にかけるマルテポートメモリ機能を有する単等体メモリのブミック型を示す。本実施例にかいては、パイプラインメモリに行アドレスデコーダ5、列アドレスデコーダ
もとッモリセルアレイ9の間に一致のパイプライ

ンク・ナ、即ち、行アドレスク・ナ1、列アドレスク・ナ8が設けられる。とれば対応して、考込アータを中間でクッナーるための参込アータ中間ク・ナ16、考込/数出の新制度号を中間でクッナーもための制御信号中間フ・ナ18が設けられる。とれらにより本英島例にかいては、メモリ報分はアコードステージと考込/センスステージのよ数に分割されることになる。

製一のボートに対応して第一のアドレスラッチ
1、第一の容込データラッテ13、銀一の制御信
サラッテ14、第一の批出データラッテ11が改
けられ、第二のボートに対応して第二のアドレス
ラッテ2、第二の容込データラッテ21、第二の
別側信号ラッテ13、第二の訳出データラッテ12
が設けられ、第一及び第二のアドレスラッテ1及
び2の出力の上位的分及び下位契分は、各々、行
アドレス切換回路3及び列アドレス切換回路4の出力は
あっ、行アドレスデューダ5及び列アドレスデュ

れている。製物は今中除り。ナ1 8 の出力が参込 /歓出制の器路 1 9 に印加されている。

本実現代で使用するラ・テロ、すべてタェ・タ の立上が9で信がセットされるトリガテンプルタ イプのレジスタで得収されている。

以一のアドレスラッテ1、第一の布込データラッテ13、第一の領域信号フッテ14、第一の領域信号フッテ14、第一の設置データラッテ31のタロッタとして第一のタロック信号でした1が印加される。同様に、第二のアドレスフッテ2。第二の存込データフッで21、第一の領責信号フッテ15、第二の表出データフッテ12には、第二のタロッタ信号でした2が印加される。

ノー・ノ発生国路は3は、これに印加される第一及び第二のノロ・ノ信号から各々のノロ・ノ信号から各々のノロ・ノの立上がりで立上がりをもつ内部ノロ・ノ信号CL K及びボート切換信号8 Bしを発生する。 ノロ・ ノ信号CL Kは、行アドレスラッテ5、列アドレスラッテ6、 お込デーノ中間フェテ16、 割団信 号中間フェテ185でノロックとして印加される。 ーダもに印加されている。行アドレスデコーダ 5 ... 及び列アドレスデコーダ 6 の出力は、色々、行アドレスラッナ 7、列アドレスラッテ 8 に印加されている。行アドレスラッナ 7 及び列アドレスラッテ 8 の出力はメモリセルアレイが6 のセンス信号はセンスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。サーチ第一及び第二の数出デーチ 第一及び第二の数出デーチ 第子R D 1 及びR D 2 に印加されている。

無一及び第二のボートからの登込データは、各本、第一及び第二の登込データラッテ13及び21 比印加され、その出力は容込データ切換型路22の第一及び4年の入力に印加され、切換制路22 の出力になるテータ中間ラッテ16に印加される。

第一及び第二のボートからの客込長末W B 1 及びW B 2 は、各々、第一及び第二の前別信号 ? マナ1 4 及び 1 5 に印加され、七の出力は制御信号 切換回路 1 7 に印加されてかり、制料信号切換路路 1 7 の出力は制御信号中間 2 マナ1 8 に印加を

ポート切換は今SBLは、行アドレス切換回路3、 外アドレス切換回路4、 移込データ切換回路22、 明報は今切換回路17に印加られ、第一のタロー タは今CLK1の立上がりて開始するサイタルに かいては、第一の人力を、また、第二のタロータ は今CLK2の立上がりて開始するサイタルにか いては第二の人力を出力する。

移込み/数出制御国路19は、メモリセルアレイ9への存込データ、また、メモリセルアレイ9からの数出データの検出の制御を行う。

パイプライン制御図路 2 0 は追択は号3 B L と して、アイタルC1で * 0 * 。また、アイタルC 2で * 1 * にたるポート切換は号を生成する。

次に、本実的例の知作を放明する。

本食物的にかいては、第二娘に示すように、第一点び製二のタロック用子には半角材在権の異なるクロックにもK1、CしK2が各点的知るれるものとしている。第一のボートに対するアドレス、お込まで、事込データは、難てこの第一のタロックによりテンプルできるように開別されて印加る

れているものとしている。第二ポートス対するア ドレス、アドレス設定ラ京、放出を求も問題とする。

本共用例においては、内部クロックCLKの立 上がりから立上がりまでで規定される内部アイタ ルは、第一及び第二のポートに対して交互に割り 当てられる。

到ち、ネーロチョックCLK1の立上がりから 始まるテイタルC1。第二のチョックCLK2の 立上がりから始まるテイタルC2とに分割され、 デコードステージに対してはテイタルC1は第一 のボートに、テイタルC2は第二のボートに割り 当てられる。とればボート切換え信号はELK1 り割壊されるととに立る。

第二回により、第一のボート及び第二のボートからのアクセス要求に対する数件を説明する。

出一のポートに対しては111においてアドレスA11に対するデータD11の等込を求が、し 12にかいてアドレスA12に対する製出表末等、 単2因に示すようなアタセス表末があるものとす

ドレスA 2 1 K L る プコードアイタルが開始される。

門様に、112にかいては、アドレスA12に よるデコードステージが開始されると共に、アド レスA21による被出しノセンスステージが開始 される。122にかいてはアドレスA22による デコードステージ。A12による試出ノセンスス テージが開始されると共に、第のディタルで被出 されたデータD21が第二の税出データラッチ12 にセットされる。

内様に、 t 1 3 のタイミンタにかいて、 A 1 2 によるテコードアイタル及び A 2 2 による観出/ センスステージが 関始されると共に、 データ D12 が供一の数出データフェテ 1 1 にセットをれる。

以上の本発明の表施例に示すように、本発明に とれば、メモリ事体がデ。アルアタセス機能を持 つメモリを用いることなく、第一及び出二のボー トからフンダムなアドレスに対する者込/説出の アタセスを行う挙が可能なマルテポートメモリを 異似することが出来る。

る。同様に、集二のポートに対しては t 2 1 。t _ 2 2 、t 2 4 等で統出要求があるものとする。

は11Kかける、ボート1K対する容込長来は 第一のタロ・タCLK1K19 アンブルされてア ドレス、容込景水、容込データが、各々、アドレ スタ・ナ1、容込データラ・ナ13、制御信号フ ・ナ14K格前されると共化、これらの出力は、 各々、行アドレス切換回路3、列アドレス切換回路4、容込データ切換回路22、調保信号切換回路 第17を介して、行アドレスデコーダ5。列アドレスデコーダ6、容込データ中間フ・ナ16、調 明信号中間フ・ナ18K印加される。

121のタイマングにかいては、デコードをれた出力が、各々、行アドレスラッテを、列アドレスラッテをにせっトされると共に、参込データ中間ラッテ1を、到表信号中間フッテ1をにもセットされ、メモリセルアレイをにかけるA11アドレスに対する参込動作が開始される。これと共に第2のアドレスラッテの出力が、行アドレス切換

たか、本発明の実施例だかいては、第一及び第二のボートのチョッタ信号として、第一及び第二の国のロボロのデロのでは、第一及び第二の国の中間はかられた二本のチョッタ信号を印かるが、これらを一本のチョッタ信号とし、立てがまるというなどが、本発明の政とのは、本発明の政とのは、本発明の政とのは、を表現係がない。とは関盟というなどのは、であるとは、では、ないるが、これらをでもに、は、ないるが、これらをでものには、は、ないるが、これらをでものには、第一及び明になっては、でいるが、これらをでもに関サートとも可能である。これらをでものには、第一及び明らかである)。

[共明の知景]

との様に、本発明ではパイプライン化により高速化されたアイタルタインを複数のポートに融次利益であるとにより、メモリセル自体をマルナポート構成化するととなしにマルテポートメモリを実践することが可能となる。

夏化、外部から与えるクロック、アドレス、智


を込みデータ、外部に出力される統出データは、 内部グロッタの二分の一の足数数に出来るので角 辺の心動回路として特別なものを用金する必要が ないという表所も有する。

、西面の世界な政务


第1. 国は本発明の一裏舞列にかけるマルテベートメモリ機能を有する単級体メモリのブロック国。 例 2 国は無] 取の動作を示すをイミングティート である。

1.2……無一及び無二のアドレスラッテ、3 ……行アドレス切換国路、4……列アドレス切換 国路、5……行アドレステコーダ、8……列アド レスデコーダ、7……行アドレスラッテ、8…… 列アドレスラッテ、9……メラリセルアレイ、 10……センスアンプ、11……無一の統出デー メラッテ、12……第二の統出データラッテ、 13……第一の管込データラッテ、14.15… …第一及び第二の領別信号フッテ、16……者込 18……前知信号中間フェナ、19……等込ノ設。 出資物目的、20……パイプライン前側回路、 21……第二の考込データフェナ、22……考込 データ切換目的、23……タロック発生回路。

代重人 弁章士 内 旅 至



-615-



第2团

Specification

- Name of the invention: semiconductor memory 1.
- 2. Scope of patent claims

A semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches hetween an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the uforementioned pipe line memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforementioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

Detailed description of the invention 3.

<Industrial field of use>

This invention relates to semiconductor memories, and, specifically, to a semiconductor memory having a multi-access function using a pipeline memory provided with multiple registers or latches in the memory.

<Conventional technology>

A semiconductor memory, referred to as a memory with registers or a pipeline memory, provided with pipeline registers (or latches) in the memory chip has been developed wherein the address/write-in data/read-out data, etc. of the request made separately before or after the request being processed in the chip is maintained. With this, it has become possible to supply the address to the memory externally, supply the write-in data thereto, or to supply the read-out data in the memory portion to outside of the chip, independently from the writein/read-out operation of the memory itself, as well as to reduce the cycle time of the memory as a system, and to improve the throughput of the memory system.

Moreover, since it is possible to speed up the cycle time itself by providing the pipeline latches between the input stage of the address decoder and the output step of the sense amplifier and dividing the write-in/read-out operation of the memory itself into several stages, and to process independent requests at each divided stage, it is possible to improve the throughput of the memory.

Also, conventionally, the memory referred to as the multi-port memory has been commercialized. This is a memory having the first and second ports which conduct writing-into and reading-out from the address provided externally, and at the same time it is possible to access the memory from these two ports.

<!ssues attempted for resolution by the invention> :

The conventional multi-access memory described above comprises the dual port memory which is simultaneously accessible, independent from the two ports, and because of that, two sets of address decoders and sense amplifier circuits are required, and the memory cell itself becomes complex: therefore, it had shortcomings that the chip size became larger, and the price was considerably higher compared with the regular memories.

The objective of this invention is to provide a relatively low priced semiconductor memory having a multi-access function.

<Means to resolve the problematic points>

The semiconductor memory under this invention is a semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches between an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the asorementioned pipeline memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforementioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals

corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

<f:mbodiment>

The embodiments of this invention are described below in reference to the drawings. In the embodiments, it is assumed that for ports, there are two ports, i.e. the first port and the second port.

Fig. 1 shows a block diagram of the semiconductor memory having the multi-port memory function in an embodiment of this invention. In this embodiment, as far as the pipeline memories are concerned, one step of pipelines, namely, row address latch 7 and column address latch 8, are provided between the row address decoder 5 [and the memory cell array 9], and the column address decoder 6 and the memory cell array 9. In correspondence thereto, the write-in data interim latch 16 for latching the write-in data in the interim and the control signal interim latch 18 for latching the write-in/read-out control signal in the interim are provided. With these, the memory portion is divided into the 2 steps of the decode stage and write-in/sense stage in this embodiment.

In correspondence to the first port, the first address latch 1, the first writein data latch 13, the first control signal latch 14, and the first read-out data latch 11 are provided. In correspondence to the second port, the second address latch 2, the second write-in data latch 21, the second control signal latch 15, and the second read-out data latch 12 are provided, and the upper portion and the lower portion of the outputs of the first and second address latches 1 and 2 are applied, respectively, to the first and second inputs of the row address switching circuit 3 and the column address switching circuit 4. The outputs of the row address switching circuit 3 and the column address switching circuit 4 are applied, respectively, to the row address decoder 5 and the column address decoder 6. The outputs of the row address decoder 5 and the column address decoder 6 are applied, respectively, to the row address latch 7 and the column address latch 8. The outputs of row address latch 7 and the column address latch 8 are applied to the memory cell array 9, and the sense signal from the memory cell array 9 is applied to the sense amplifier 10. The output of the sense amplifier 10 is applied to the first and second read-out data latches 11 and 12, and the outputs thereof are applied, respectively, to the first and second read-out data terminals RD1 and RD2.

The write-in data from the first and second ports are applied, respectively, to the first and second write-in data latches 13 and 21, the outputs thereof are applied to the first and second inputs of the write-in data switching circuit 22, and the output of the switching circuit 22 is applied to the write-in data interim latch 16.

The write-in requests WE1 and WE2 from the first and second ports are applied, respectively, to the first and second control signal latches 14 and 15, the outputs thereof are applied to the control signal switching circuit 17, and the output of the control signal switching circuit 17 is applied to the control signal interim latch 18. The output of the control signal interim latch 18 is applied to the write-in/read-out control circuit 19.

All of the latches used in this embodiment comprise trigger sample typo registers wherein the value is set with the rising of the clocks.

For the clock for the first address latch 1, the first write-in data latch 13, the first control signal latch 14 and the first read-out data latch 11, the first clock signal CLK1 is applied. Similarly, the second clock signal CLK2 is applied to the second address latch 2, the second write-in data latch 21, the first [as is in the original: "second"?] control signal latch 15, and the second read-out data latch 12.

The clock generating circuit 23 generates, from the first and second clock signals applied thereto, the internal clock signal CLK and the port switching signal SEL having the rise, with rising of respective clock. The clock signal CLK is applied, as the clock, to the row address latch 5, column address latch 6 [as in the original; "7" and "8" (for 5 and 6)?], the write-in data interim latch 16, and the control signal interim latch 18. The port switching signal SEL is applied to the row address switching circuit 3, column address switching circuit 4, the write-in data switching circuit 22, and the control signal switching circuit 17, and outputs the first input in the cycle which starts with the rising of the first clock signal CLK1 and the second input in the cycle which starts with the rising of the second clock signal CLK2.

The write-in/read-out control circuit 19 controls detection of the write-in data to the to the memory cell array 9 and the read-out data from the memory cell array 9.

The pipeline control circuit 20 forms, as the selecting signal SEL, a port switching signal which becomes "0" in the cycle C1 and "1" in the cycle C2.

Next, the operation of this embodiment is described.

In this embodiment, it is assumed that the clocks CLK1 and CLK 2 having a different phase by one half cycle [from each other] are applied, respectively, to the first and second clock terminals, as shown in Fig. 2. It is assumed that the address write-in request, and the write-in data for the first port are all applied having been synchronized so that they may be sampled by this first clock. It is assumed that the same is the case with regard to the address, the address setting request, and the read-out request for the second port.

In this embodiment, the internal cycle specified from the rising of the internal clock CLK and the rising [as is in the original] is assigned alternately to the first and second ports.

In other words, it is divided into the cycle C1 which starts with rising of the first clock CLK1 and the cycle C2 which starts with rising of the second clock CLK2, and for the decode stage, the cycle C1 is assigned to the first port whereas the cycle C2 is assigned to the second port. This will be controlled by the port switching signal SEL.

The operation in response to the access requests from the first port and the second port is now described in reference to Fig. 2.

It is assumed that there are access requests as shown in Fig. 2, such as a write-in request of the data D11 to the address A11 at t11 has been made for the first port, and a read-out request for the address A12 at t12, etc. Similarly, it is assumed that there are read-out requests for the second port at t21, t22, t24, etc..

The write-in request for the port 1 at t11 is sampled by the first clock CLK1, and the address, the write-in request, and the write-in data are stored in the address latch 1, the write-in data latch 13, and the control signal latch 14 respectively, and at the same time the outputs of these are applied, respectively, to the row address decoder 5, the column address decoder 6, the write-in data interim latch 16, and the control signal interim latch 18 via address switching circuit 3, column address switching circuit 4, write-in data switching circuit 22, and control signal switching circuit 17.

At the timing of t21, the decoded outputs are set, respectively, in the row address latch 5 and the column address latch 6 as well as in the write-in data interim latch 16 and the control signal interim latch 18, and the write-in operation for A11 address in the memory cell array 9 starts. Concurrently with this, the output of the second address latch is selected in the row address switching circuit 3 and the column address switching circuit 4, and the decode cycle is started by the address A21.

Similarly, at 112, the decode stage starts by the address A12, and concurrently, the read-out/sense stage is started by the address A21. At 122, the decode stage by the address A22 and the read-out/sense stage by A12 are started and at the same time, the data D21 which has been read-out in the previous cycle is set in the second read-out data latch 12.

Similarly, at the timing of t13, the decode cycle by A12 and the readout/sense stage by A22 are started and concurrently; the data D12 is set in the first read-out data latch 11. As shown in the embodiment of this invention described above, it is possible, under this invention, to realize a multi-port memory which makes the write-in/read-out access to any random address from the first and second ports possible, without using the memory having, in itself, a dual access function.

Also, in the embodiment of this invention, two clock signals of the first and second clock signals with an aberration of the phase by one half cycle from each other are applied as the clock signals of the first and second ports, but it is possible to make them into one clock signal and use the rising and falling as the timing signal for respective ports. Also, in the embodiment of this invention, configuration of the memory itself and specific circuits, etc. of the control circuit are not mentioned, since they are not directly relevant to the intent of this invention, but, it is obvious that they may be realized with the conventionally known technology. Also, in this embodiment, the number of ports is made to be 2, but it is obvious that they may be further increased.

<Effects of the invention>

As such, it is possible, under this invention, to realize a multi-port memory without making the memory cell itself a multi-port configuration, by sequentially assigning the cycle time with the speed, accelerated by a shift to the pipeline, to a plurality of ports.

Furthermore, the invention has another advantage that a special element as a driving circuit for the periphery is not required, since the clocks provided externally, addresses, write-in data, and the read-out data to be out put to the outside may be made to 12 of the frequency of the internal clock.


Brief description of the drawings


Fig. 1 is a block diagram of the semiconductor memory having a multi port memory function in an embodiment of this invention, and Fig. 2 is a timing chart showing the operation of [what is shown in] Fig. 1.

- 1, 2 --- First and second address latches
- 3 --- Row address switching circuit
- 4 Column address switching circuit
- 5 ---- Row address decoder
- 6 --- Column address decoder
- 7 ---- Row address latch
- 8 ---- Column address latch
- 9 Memory cell array
- 10 --- Sense amplifier
- 11 --- First read-out data latch

Second read-out data latch 12 --- First write-in data latch 14, 15 — First and second control signal latches - Write-in data interim latch 16 — Control signal switching circuit --- Control signal interim latch 18 --- Write-in/read-out control circuit 19 --- Pipeline control circuit 20 - Second write-in data latch 21 ---- Write-in data switching circuit 22 --- Clock generating circuit 23

Attorney: Shin Uchihara, patent attorney





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.